

Plan de Verificación y Simulación de Hardware: Extensión RV32C

Este documento detalla el plan estratégico de distribución de tareas para la simulación y validación de las instrucciones de la extensión comprimida (RV32C) en el procesador segmentado de RISC-V. El trabajo se divide de forma equitativa entre los tres integrantes del equipo, enfocando cada rol en un escenario microarquitectural específico y complementario dentro del pipeline.

1. Estructura General y Objetivos del Plan

La validación cubre los tres cuadrantes de la especificación RVC, analizando el comportamiento de las señales lógicas generadas por el módulo de descompresión (decompressor.v), el impacto en el banco de registros, y la interacción con la unidad de riesgos (hazard_unit.v).

2. Asignación de Roles y Distribución de Tareas

Rol / Integrante	Instrucciones Asignadas	Enfoque de Validación en Hardware	Señales y Módulos Críticos a Monitorear
Integrante 1 Abel Especialista en Accesos a Memoria de Registros Comprimidos	c.lw c.sw	Validar la reconstrucción combinacional de inmediatos dispersos y el correcto mapeo de los registros de 3 bits (rd' y rs1') hacia el rango x8–x15.	• instr32 en la salida de if_stage.v • Direccionamiento en regfile.v • Bus de datos en dmem.v
Waly Especialista en	c.lwsp c.swsp	Verificar la inyección	• Registro base rs1_f

Rol / Integrante	Instrucciones Asignadas	Enfoque de Validación en Hardware	Señales y Módulos Críticos a Monitorear
Operaciones Relativas al Stack Pointer		forzada del registro constante x2 (Puntero de Pila) como base en operaciones de memoria utilizando el set de registros estándar de 5 bits.	directo desde instr16 ● Cálculo de dirección efectiva en la ALU ● Señales de control de lectura/escritura de memoria
Integrante 3 Valentino Especialista en Flujo de Control y Gestión de Riesgos	c.beqz c.jalr	Evaluar la lógica de saltos condicionales e indirectos, la inyección del registro x0 para comparaciones con cero, el cálculo del enlace PC + 2 y las respuestas del pipeline ante riesgos.	● Lógica de saltos en ex_stage.v (PCSrcE) ● Buses de incremento de dirección (PCIncF) ● Señales de limpieza: FlushD y FlushE en hazard_unit.v

3. Metodología de Integración del Banco de Pruebas (Testbench)

Para garantizar una validación completa, cada integrante debe seguir los siguientes pasos en su entorno de simulación:

1. **Generación del Código Binario:** Crear microprogramas en ensamblador con las instrucciones asignadas y compilarlos para generar el archivo de carga de memoria (.mem).
2. **Monitoreo de Señales:** Visualizar las formas de onda (Waveforms) confirmando que la instrucción de 16 bits de entrada se transforma de manera exacta en la instrucción base equivalente de 32 bits.
3. **Validación de Estados:** Verificar que los resultados de las operaciones matemáticas, lógicas o de transferencia se escriban correctamente en las direcciones físicas deseadas al finalizar el ciclo de reloj en la etapa de Writeback (wb_stage.v).